|
La charge CMOS, faisant référence à la charge capacitive sur une porte CMOS, est affectée par plusieurs facteurs :
1. Capacité de la porte (C_gate) : La capacité intrinsèque de la porte elle-même. Cela dépend de la taille de la grille (largeur et longueur des transistors) et du processus de fabrication. Les transistors plus gros ont une capacité de grille plus élevée.
2. Capacité drain/source (C_drain, C_source) : La capacité entre les diffusions drain/source et le substrat. Ceci est influencé par la taille des régions drain/source et la concentration de dopage. Les transistors plus gros ont généralement des capacités drain/source plus grandes.
3. Capacité d'interconnexion (C_interconnect) : La capacité des fils métalliques reliant la porte à d'autres portes ou aux plages d'entrée/sortie. Cela dépend fortement de la longueur et de la largeur des fils, du nombre de couches métalliques utilisées et du matériau diélectrique entre les couches. C'est souvent le contributeur dominant à la capacité de charge totale, en particulier dans les circuits intégrés complexes.
4. Capacité de Miller : Il s'agit d'une capacité parasite liée à la rétroaction entre l'entrée et la sortie d'une porte, particulièrement importante dans les inverseurs et les amplificateurs. Elle est considérablement amplifiée par le gain du circuit et peut augmenter considérablement la capacité de charge effective.
5. Capacité de jonction (C_junction) : La capacité associée aux jonctions p-n dans les transistors. Cela dépend de la tension de polarisation inverse aux bornes des jonctions.
6. Fanout : Le nombre de portes connectées à la sortie d'une porte donnée. Chaque porte connectée ajoute sa capacité d'entrée à la charge totale. Une diffusion plus élevée entraîne une capacité de charge considérablement accrue.
7. Longueur et acheminement des fils : Un acheminement plus long et plus complexe des fils d'interconnexion contribue à une capacité plus élevée. Ceci est exacerbé par l’utilisation de fils plus étroits dans les nœuds de processus avancés.
8. Technologie des processus : Le processus de fabrication a un impact significatif sur toutes les capacités ci-dessus. Les transistors plus petits dans les technologies CMOS avancées ont généralement des capacités individuelles plus faibles, mais la densité accrue et la complexité des interconnexions peuvent conduire à une augmentation nette de la charge totale.
9. Matériau et épaisseur du substrat : Le matériau et l'épaisseur du substrat influencent les capacités parasites.
En résumé, minimiser la charge CMOS implique souvent des considérations de conception minutieuses telles que l'optimisation de la taille des transistors, la minimisation de la longueur des fils, l'utilisation de stratégies de routage efficaces et l'emploi de techniques de conception à faible consommation. Des estimations précises des capacités de charge sont cruciales pour une analyse temporelle appropriée et une optimisation des circuits.
|
