|
Verilog est un descripteur Langue matérielle , ou HDL , et il est utilisé pour décrire les circuits numériques utilisant la sémantique des langages de programmation. Vous pouvez utiliser Verilog et instructions de contrôle des langages de programmation courants comme " if" pour générer des événements dans un circuit numérique. Par exemple, vous pouvez créer une impulsion électrique sur le front descendant du signal d'horloge. Un signal d'horloge est un train d'ondes carrées, dans laquelle chaque onde carrée est générée plusieurs fois par seconde . Il ya deux côtés à l'onde carrée : le front montant et le front descendant . Vous pouvez déclencher des événements sur chaque bord . Choses que vous devez
Verilog environnement de développement intégré (IDE) , comme Altera Quartus II (voir Ressources pour le lien)
Afficher plus Instructions
1 Ouvrez le Verilog IDE et créer un nouveau projet en cliquant sur "Fichier", puis en sélectionnant «Assistant nouveau projet. " une fenêtre de création de projet apparaît. Choisissez un nom et un répertoire pour ce projet. Par exemple, vous pouvez nommer le projet "pulse" et le placer dans le répertoire " C : \\. Verilog projets " Appuyez sur le bouton " Suivant" pour passer à travers le reste des pages , laissant tous les paramètres à leur valeur par défaut. Appuyez sur le bouton "Terminer" pour créer le projet .
2 Sélectionnez " Fichier", puis "Nouveau" pour ouvrir une fenêtre de création du fichier . Sélectionnez "Fichier de HDL Verilog " et appuyez sur le bouton "OK" pour ajouter un nouveau fichier Verilog au projet. Un fichier Verilog vide apparaît dans la fenêtre de texte principale de l'éditeur .
3 Définir un nouveau «module» qui a le même nom que le projet . Ce module se loger l'ensemble du code pour le programme d'impulsion . Lorsque vous définissez un module, vous pouvez également définir des paramètres d'entrée et de sortie. Le module " d'impulsion " a besoin de deux paramètres : un signal d'horloge et une sortie pour l'impulsion générée . Ecrivez ce qui suit pour définir le module avec les paramètres suivants:
impulsion de du module ( d'horloge , pouls ) ;
4 définir deux signaux : un signal d'horloge d'entrée et un signal d' impulsion de sortie . Le signal d'horloge est utilisé pour déclencher une impulsion sur son front descendant . Le front descendant est où le signal transitions d'horloge d'une valeur élevée à une faible valeur . En revanche, le front montant est où le signal transitions d'horloge d'une valeur basse à une valeur élevée. Le signal d'horloge maintient le signal de niveau haut pour la même quantité de temps comme un signal faible, créant un motif qui ressemble à un train de caisses . Vous pouvez définir deux signaux avec les deux déclarations suivantes :
horloge d'entrée ; impulsion de sortie ;
5 écrire la déclaration suivante pour effectuer une séquence d'actions à chaque tic-tac de l'horloge , déclenchement sur le front descendant de l'horloge :
toujours @ ( negedge horloge )
6 place un seul bit sur le signal de sortie " d'impulsion " , comme ceci:
impulsion de < = 1'b1 ;
7 Fin du module avec la déclaration suivante:
endmodule
8 compiler et tester votre circuit en appuyant sur le bouton "Play " situé dans la barre d'outils principale du logiciel Quartus II. Ce circuit génère une impulsion sur le front descendant du signal d'horloge.
|
